如果您在741運(yùn)算放大器中長(zhǎng)大，它會(huì)鉆入您的頭部以平衡運(yùn)算放大器輸入所見(jiàn)的電阻。隨著時(shí)間的流逝，采用不同的電路技術(shù)和不同的IC工藝可能不是正確的選擇。實(shí)際上，它可能導(dǎo)致更多的DC誤差，更多的噪聲和更多的不穩(wěn)定性。為什么我們要開(kāi)始這樣做，并且發(fā)生了什么變化，以致于今天可能不是正確的選擇。

在1960年代和1970年代，*一代運(yùn)算放大器采用普通的香草雙極工藝制造。為了獲得合理的速度，差分對(duì)尾電流通常在10μA至20μA的范圍內(nèi)。因此，β為40至70時(shí)，輸入偏置電流約為1微安。

但是，晶體管的匹配距離還不夠，因此輸入偏置電流不相等，導(dǎo)致輸入偏置電流（稱為輸入失調(diào)電流）的差異為輸入偏置電流的10％至20％。

通過(guò)在同相接地輸入端增加一個(gè)電阻，使其等于輸入電阻器和反饋電阻器的并聯(lián)組合，可以使阻抗相等。進(jìn)行一些代數(shù)運(yùn)算，可以證明誤差減小為I offset ×R feedback。因?yàn)槲移茷?0％至我的20％的偏差，這將有助于降低輸出偏移誤差。

直流誤差

為了減少雙極性運(yùn)算放大器的輸入偏置電流，許多運(yùn)算放大器設(shè)計(jì)都集成了輸入偏置電流消除功能?？梢栽贠P07中找到一個(gè)示例。增加輸入偏置電流消除后，偏置電流會(huì)大大降低，但輸入失調(diào)電流可能是剩余偏置電流的50％至100％，因此添加電阻的影響很小。在某些情況下，添加電阻可能會(huì)導(dǎo)致輸出誤差實(shí)際上增加。

噪聲

電阻的熱噪聲由√4kTRB給出，因此1kΩ電阻將為4 nV /√Hz。添加電阻會(huì)增加噪聲。令人驚訝的是，在圖2中，即使909Ω補(bǔ)償電阻由于從該節(jié)點(diǎn)到輸出的噪聲增益而為*低值，但在圖2輸出處卻貢獻(xiàn)了*大的噪聲。R1引起的輸出噪聲為40 nV /√Hz，R2為12.6 nV /√Hz，R3為42 nV /√Hz。因此，請(qǐng)勿使用電阻。

另一方面，如果運(yùn)算放大器由分開(kāi)的電源供電，并且一個(gè)電源先于另一個(gè)電源供電，則ESD網(wǎng)絡(luò)可能存在閂鎖問(wèn)題，在這種情況下，可能需要增加一些電阻來(lái)保護(hù)那個(gè)部分。但是，如果使用了旁路電阻，則應(yīng)在電阻兩端放置一個(gè)旁路電容，以減少電阻的噪聲影響。

穩(wěn)定性

所有運(yùn)算放大器均具有一定的輸入電容，包括差模和共模。如果運(yùn)算放大器作為跟隨器連接，并且通過(guò)在反饋路徑中放置一個(gè)電阻來(lái)平衡阻抗，則系統(tǒng)可能會(huì)變得容易振蕩。原因是使用大的反饋電阻器，運(yùn)算放大器的輸入電容以及PC板上的雜散電容，就形成了RC低通濾波器（LPF）。該濾波器會(huì)引起相移，并會(huì)減小閉環(huán)系統(tǒng)的相位裕度。如果減小太多，則運(yùn)算放大器會(huì)振蕩。

某客戶在1 Hz Sallen-Key低通濾波器電路中使用AD8628 CMOS運(yùn)算放大器。由于轉(zhuǎn)折頻率較低，因此電阻和電容相當(dāng)大（見(jiàn)圖3）。輸入電阻為470kΩ，因此客戶在反饋中輸入了470kΩ。該電阻與八微微法拉的輸入電容（見(jiàn)圖4）相結(jié)合，為客戶提供了一個(gè)42 kHz的極點(diǎn)。

AD8628的增益帶寬積為2 MHz，因此在42 kHz時(shí)仍具有足夠的增益，并且在軌至軌之間振蕩。將470kΩ電阻器更改為0Ω跳線可以解決此問(wèn)題。因此，應(yīng)避免在反饋中使用大電阻，而大電阻取決于運(yùn)算放大器的增益帶寬。對(duì)于增益帶寬超過(guò)400 MHz的高頻運(yùn)算放大器（例如ADA4817-1），1kΩ反饋將很大。請(qǐng)始終閱讀數(shù)據(jù)手冊(cè)以獲取建議。

摘要

多年以來(lái)，發(fā)展出了達(dá)到目的的經(jīng)驗(yàn)法則。在進(jìn)行設(shè)計(jì)審查時(shí)，優(yōu)秀仔細(xì)查看這些規(guī)則并查看它們是否仍然適用。關(guān)于添加平衡電阻，如果運(yùn)算放大器是具有輸入偏置電流消除功能的CMOS，JFET或雙極型，則可能不需要一個(gè)。